



Московский институт электроники
и математики им. А.Н. Тихонова

Представление проекта

Москва
2025

2275 Проект ИСП РАН: Тестовый стенд для исследования тестовых наборов для микропроцессоров с архитектурой RISC-V

Выполнил: студент группы МКС251 Бай Сяоюй


Преподаватель: Камкин Александр Сергеевич

Заказчик: Организация / Федеральное государственное бюджетное учреждение науки Институт
системного программирования им. В.П. Иванникова Российской академии наук (ИСП РАН)



Описание проекта

RISC-V — популярная архитектура микропроцессоров, ключевыми особенностями которой являются открытость и расширяемость. В настоящее время идет активное развитие и использование RISC-V архитектуры такими крупными компаниями как NVIDIA, Alibaba T-Head, SiFive. Для тестирования создаваемых RISC-V микропроцессоров разрабатываются различные тестовые наборы. В проекте предлагается провести обзор и сравнить существующие тестовые наборы.






Актуальность

- Проект решает острую проблему отсутствия единой среды для оценки качества верификации RISC-V процессоров в условиях взрывного роста популярности этой архитектуры.

Новизна

- Заключается в создании уникального программного стенда, интегрирующего различные методы верификации (статические, динамические, модельные) и позволяющего проводить количественное сравнение эффективности мировых тестовых наборов.





Цели проекта

- Создание тестового стенда для исследования и оценки существующих тестовых наборов для микропроцессоров с архитектурой RISC-V.

Задачи

- Провести обзор и изучить публикации по теме исследования.
- Провести обзор и изучить имеющиеся тестовые наборы и генераторы для их
- Провести обзор и сформировать списки инструментов (например, симулятор
- Сформировать критерии оценки тестовых наборов. Изучить возможности выбранных программных моделей и инструментов для оценки тестовых наборов.
- Создать тестовый стенд на основе существующего списка инструментов и моделей.
- На основе полученных данных сравнить тестовые наборы и сформировать выводы и рекомендации по их использованию.





Циклы реализации

Период	Циклы	Планируемые результаты
22 октября 2025 – 18 ноября 2025	Цикл №1	Настроить минимальный прототип: MicroTESK → Spike → gcov/lcov → HTML-отчёт о покрытии.
19 ноября 2025 – 16 декабря 2025	Цикл №2	Запуск тестов MicroTESK
17 декабря 2025 – 13 января 2026	Цикл №3	Подготовить презентацию проекта Запуск тестов RISC-V Architecture Test
14 января 2026 – 10 февраля 2026	Цикл №4	Презентация и техническое задание
11 февраля 2026 – 10 марта 2026	Цикл №5	Запуск тестов Imperas
11 марта 2026 – 7 апреля 2026	Цикл №6	Репозиторий с кодом, документация, прототип
8 апреля 2026 – 5 мая 2026	Цикл №7	Постер
6 мая 2026 – 2 июня 2026	Цикл №8	Сводная таблица по всем наборам, полный отчёт для представления.
3 июня 2026 – 19 июня 2026	Цикл №9	Презентация, проектная документация, заполненный профиль проекта, исходники в репозиториях, видео работы системы



Источники тестов (Test sources)

- Набор тестов на соответствие архитектуре (Architectural compliance suite)
- Набор направленных тестов Synopsys Imperas riscVSATESTS (Synopsys Imperas riscVSATESTS directed test suite)
- Наборы "пыточных" тестов компилятора (Compiler torture suites)
- Случайный поток инструкций (Random instruction stream)
 - RISC-V DV – Открытый исходный код, ChipsAlliance (Open source, ChipsAlliance)
 - Force RISC-V – Открытый исходный код, OpenHW group (Open source, OpenHW group)
 - Valtrix Sting – Коммерческий (Commercial)
 - Breker Trek-SoC – Коммерческий (Commercial)
 - RISCV-CTG – Incore, Открытый исходный код (Incore, Open source)



Форма представления результатов

- Список рассмотренных работ и короткий реферат по ним.
- Список тестовых наборов и генераторов, их описание, скрипты для генерации тестовых программ.
- Тестовый стенд.
- Демонстрация работы.
- Тезисы и статья, содержащие обзор и исследование тестовых наборов для RISC-V микропроцессоров.

Title	Author(s)	Year	Type	
RISC-V Testing – status and current state of the art	Jon Taylor, Synopsys	2024	Paper	Download
RISC-V Testing Status and current state of the art	Jon Taylor, Synopsys	2024	Presentation	Download
Single Instruction Isolation for RISC-V Vector Test Failures	Manfred Schlägl, Daniel Große	2025	Paper	Download
Test Program Generator MicroTESK for RISC-V	Mikhail Chupilko, Alexander Kamkin, Artem Kotsynyak, Alexander Protsenko, Sergey Smolov1, Andrei Tatarnikov	2018	Paper	Download



Дальнейшее развитие проекта

- Поддержка спецификации Privilege и Vector: Переход от тестирования базового набора (RV32I) к верификации векторных вычислений и режимов защиты памяти.
- Интеллектуальная генерация тестов: Использование методов машинного обучения для автоматической догенерации тестов в MicroTESK, направленных на закрытие обнаруженных «дыр» в покрытии.
- Мутационное тестирование: Внедрение механизмов внесения искусственных ошибок (fault injection) в RTL-код для проверки «пробивной способности» тестовых наборов.
- Сертификация RISCOF: Полная совместимость стенда с официальным фреймворком RISC-V Architectural Compliance Framework для получения индустриального статуса «комплаентности».
- CI/CD Верификация: Создание Docker-контейнеров для автоматического запуска верификации при каждом изменении в дизайне процессора (непрерывная интеграция).



Спасибо за внимание!